آيسين المورّدة لتويوتا تعرض شريحة ذكاء اصطناعي تخزّن أوزان النموذج ونظام التشغيل في ذاكرة MRAM مدمجة
طُوّرت الشريحة مع جامعة توهوكو بتقنية 16 نانومتر، وتُقلع النواة خلال 65.7 ميلي ثانية وتشغّل Tiny YOLOv3؛ ولم تحدد آيسين ما إذا كانت ستدخل الإنتاج أو متى.
لماذا يهم
تجلب معظم شرائح الذكاء الاصطناعي الطرفية أوزان النماذج من ذاكرة DRAM خارجية، ما يزيد حركة البيانات والاستهلاك والتكلفة في وقت ارتفاع أسعار DRAM. تضع شريحة آيسين الأوزان ونظام التشغيل في ذاكرة STT-MRAM مدمجة، وخفّض نظام ضرب مختلط بين 8 و16 بت بيانات الأوزان بنسبة 53% من 17.7 إلى 9.36 ميغابايت. ويُقلع النظام أسرع 38 مرة من استخدام ذاكرة خارجية. التصميم موجّه لنماذج رؤية صغيرة في السيارات والروبوتات لا لنماذج اللغة الكبيرة؛ يجب مراقبة أي التزام بالإنتاج.
حقائق رئيسية
- شريحة FinFET بتقنية 16 نانومتر مع STT-MRAM مدمجة
- إقلاع النواة في 65.7 ميلي ثانية، أسرع 38 مرة
- خفض بيانات الأوزان 53% من 17.7 إلى 9.36 ميغابايت
- طُوّرت مع جامعة توهوكو